Here is a list of all struct and union fields with links to the structures/unions they belong to:

- s -

• s_cell_type_translation : BtorDumper
• sat : ezSATbit , ezSATvec
• sat_check() : VlogHammerReporter
• sat_def : PerformReduction
• sat_out : PerformReduction
• sat_pi : FindReducedInputs , PerformReduction
• sat_pi_uniq_bitvec : FindReducedInputs
• satgen : FindReducedInputs , PerformReduction
• SatGen() : SatGen
• satgen : SatHelper
• SatHelper() : SatHelper
• satisfied() : Minisat::Solver
• SatPass() : SatPass
• save() : stackmap< Key, T, Compare >
• ScatterPass() : ScatterPass
• sccList : SccWorker
• SccPass() : SccPass
• SccWorker() : SccWorker
• scratchpad : RTLIL::Design
• scratchpad_get_bool() : RTLIL::Design
• scratchpad_get_int() : RTLIL::Design
• scratchpad_get_string() : RTLIL::Design
• scratchpad_set_bool() : RTLIL::Design
• scratchpad_set_int() : RTLIL::Design
• scratchpad_set_string() : RTLIL::Design
• scratchpad_unset() : RTLIL::Design
• ScriptPass() : ScriptPass
• search() : Minisat::Solver
• sec() : PerformanceTimer
• seen : Minisat::Solver
• seen_non_mux : OptMuxtreeWorker::bitinfo_t
• sel_any_bit : SpliceWorker
• sel_by_cell : SpliceWorker
• sel_by_wire : SpliceWorker
• select() : RTLIL::Design , RTLIL::Selection , SccWorker
• selected() : RTLIL::Design , RTLIL::Module
• selected_active_module : RTLIL::Design
• selected_cells() : RTLIL::Module
• selected_member() : RTLIL::Design , RTLIL::Selection
• selected_members : RTLIL::Selection
• selected_module() : RTLIL::Design , RTLIL::Selection
• selected_modules() : RTLIL::Design , RTLIL::Selection
• selected_whole_module() : RTLIL::Design , RTLIL::Selection
• selected_whole_modules() : RTLIL::Design
• selected_whole_modules_warn() : RTLIL::Design
• selected_wires() : RTLIL::Module
• Selection() : RTLIL::Selection
• selection_stack : RTLIL::Design
• selection_vars : RTLIL::Design
• SelectPass() : SelectPass
• set() : ConstEval
• SET() : ezSAT
• set() : SigMap , stackmap< Key, T, Compare >
• set_bit() : SigMap
• set_init_def : SatHelper
• set_init_undef : SatHelper
• set_init_zero : SatHelper
• SetattrPass() : SetattrPass
• setBit() : BigUnsigned
• setBlock() : BigUnsigned
• setConfBudget() : Minisat::Solver
• setContext() : SatGen
• setDecisionVar() : Minisat::Solver
• setFrozen() : Minisat::SimpSolver
• setHelpPrefixStr : Minisat::Option
• setParam() : RTLIL::Cell
• SetparamPass() : SetparamPass
• setPolarity() : Minisat::Solver
• setPort() : RTLIL::Cell
• setPropBudget() : Minisat::Solver
• sets : SatHelper
• sets_all_undef : SatHelper
• sets_all_undef_at : SatHelper
• sets_any_undef : SatHelper
• sets_any_undef_at : SatHelper
• sets_at : SatHelper
• sets_def : SatHelper
• sets_def_at : SatHelper
• sets_init : SatHelper
• setSolverTimeout() : ezSAT
• SetundefPass() : SetundefPass
• setunset_t() : setunset_t
• setup() : CellTypes , ModWalker , SatHelper
• setup_design() : CellTypes
• setup_init() : SatHelper
• setup_internals() : CellTypes
• setup_internals_mem() : CellTypes
• setup_module() : CellTypes
• setup_proof() : SatHelper
• setup_stdcells() : CellTypes
• setup_stdcells_mem() : CellTypes
• setup_type() : CellTypes
• setUsageHelp : Minisat::Option
• setVerbose() : SubCircuit::Solver , SubCircuit::SolverWorker
• SHA1() : SHA1
• share_macc() : ShareWorker
• share_macc_ports() : ShareWorker
• shareable_cells : ShareWorker
• shared : SubCircuit::Graph::Node
• SharePass() : SharePass
• ShareWorker() : ShareWorker
• ShellPass() : ShellPass
• Shift() : RTLIL::Module
• Shiftx() : RTLIL::Module
• Shl() : RTLIL::Module
• short_help : Pass
• show_drivers : SatHelper
• show_signal_pool : SatHelper
• ShowPass() : ShowPass
• shows : SatHelper
• ShowWorker() : ShowWorker
• Shr() : RTLIL::Module
• shrink() : Minisat::Clause , Minisat::vec< T, _Size >
• shrink_() : Minisat::vec< T, _Size >
• ShrinkStackElem() : Minisat::Solver::ShrinkStackElem
• sig : token_t
• sig2bits() : BitPatternPool , OptMuxtreeWorker
• sig2driver : ConstEval , FsmExpand
• sig2user : FsmExpand
• sig_alu : AlumaccWorker
• sig_arst : dff_map_info_t
• sig_clk : dff_map_info_t
• sig_d : dff_map_info_t
• sig_macc : AlumaccWorker
• sig_p : RTLIL::SigSpecConstIterator , RTLIL::SigSpecIterator
• sig_ref : BtorDumper
• sig_to_mux : MemoryShareWorker
• SigBit() : RTLIL::SigBit
• SigBitInfo() : ModIndex::SigBitInfo
• SigChunk() : RTLIL::SigChunk
• sigmap : AlumaccWorker , BtorDumper , CountBitUsage , Dff2dffeWorker , FindReducedInputs , FreduceWorker , MemoryShareWorker , ModIndex , ModWalker , PerformReduction , SatGen , SatHelper , SccWorker
• SigMap() : SigMap
• sigmap : SpliceWorker
• sigmap_xmux : MemoryShareWorker
• sign : BigInteger
• Sign : BigInteger
• signal : RTLIL::SwitchRule , RTLIL::SyncRule
• signal_consumers : ModWalker
• signal_drivers : ModWalker
• signal_inputs : ModWalker
• signal_is_unused() : FsmOpt
• signal_outputs : ModWalker
• signals_eq() : SatGen
• signparam : ConnwrappersWorker::portdecl_t
• SigSpec() : RTLIL::SigSpec
• sigspec : YYSTYPE
• simp_garbage_frac : Minisat::SimpSolver
• simpDB_assigns : Minisat::Solver
• simpDB_props : Minisat::Solver
• simplemap_mappers : TechmapWorker
• SimplemapPass() : SimplemapPass
• simplify() : AST::AstNode , Minisat::Solver
• simplify_patterns() : Dff2dffeWorker
• SimpSolver() : Minisat::SimpSolver
• single_idx_count : ShowWorker
• size : Minisat::Clause , Minisat::ClauseAllocator , Minisat::CMap< T > , Minisat::Heap< K, Comp, MkIndex > , Minisat::IntSet< K, MkIndex > , Minisat::Map< K, D, H, E > , Minisat::Queue< T > , Minisat::RegionAllocator< T > , Minisat::StreamBuffer
• Size : Minisat::vec< T, _Size >
• size() : Minisat::vec< T, _Size > , RTLIL::Const , RTLIL::IdString , RTLIL::Memory , RTLIL::ObjRange< T > , RTLIL::SigSpec , SigPool
• size_x : blockgeom_t
• size_y : blockgeom_t
• size_z : blockgeom_t
• sliced_signals_cache : SpliceWorker
• smudge() : Minisat::OccLists< K, Vec, Deleted, MkIndex >
• solve() : ezSAT , Minisat::SimpSolver , Minisat::Solver , SatHelper , SubCircuit::Solver , SubCircuit::SolverWorker
• solve_() : Minisat::SimpSolver , Minisat::Solver
• solveForMining() : SubCircuit::SolverWorker
• solveLimited() : Minisat::SimpSolver , Minisat::Solver
• Solver : ezMiniSAT
• solver() : ezMiniSAT , ezSAT
• Solver() : Minisat::Solver , SubCircuit::Solver , SubCircuit::SolverWorker
• solverTimeout : ezSAT
• solverTimoutStatus : ezSAT
• SolverWorker : SubCircuit::Graph , SubCircuit::Solver , SubCircuit::SolverWorker
• solves : Minisat::Solver
• sort() : RTLIL::SigSpec , TopoSort< T, C >
• sort_and_unify() : RTLIL::SigSpec
• sort_check_activation_pattern() : ShareWorker
• sort_worker() : TopoSort< T, C >
• sorted : TopoSort< T, C >
• SpiceBackend() : SpiceBackend
• spliced_signals_cache : SpliceWorker
• SplicePass() : SplicePass
• SpliceWorker() : SpliceWorker
• split() : VlogHammerReporter
• splitmap : SplitnetsWorker
• SplitnetsPass() : SplitnetsPass
• Sshl() : RTLIL::Module
• Sshr() : RTLIL::Module
• stack : ConstEval
• stackmap() : stackmap< Key, T, Compare >
• start_offset : RTLIL::Memory , RTLIL::Wire
• starts : Minisat::Solver
• statdata_t() : statdata_t
• state_bits : FsmData
• state_in : FsmData::transition_t
• state_out : FsmData::transition_t
• state_table : FsmData
• StatPass() : StatPass
• stdmap() : stackmap< Key, T, Compare >
• stop() : ConstEval
• stop_signals : ConstEval
• str : AST::AstNode , BtorDumper , RTLIL::IdString
• strengthen() : Minisat::Clause
• strengthenClause() : Minisat::SimpSolver
• stretchIO : ShowWorker
• string : YYSTYPE
• StringOption() : Minisat::StringOption
• StubnetsPass() : StubnetsPass
• Sub() : RTLIL::Module
• SubCircuitSolver() : SubCircuitSolver
• subckt_mode : BtorDumperConfig
• subckt_or_gate() : BlifDumper
• SubmodPass() : SubmodPass
• submodules : SubmodWorker
• SubmodWorker() : SubmodWorker
• subst_lvalue_map : AST_INTERNAL::ProcessGenerator
• subst_rvalue_map : AST_INTERNAL::ProcessGenerator
• substitute() : Minisat::SimpSolver
• substr() : RTLIL::IdString
• subsumes() : Minisat::Clause
• subsumption_lim : Minisat::SimpSolver
• subsumption_queue : Minisat::SimpSolver
• subtract() : BigInteger , BigUnsigned
• supported_cell_types : WreduceConfig
• swap() : SigMap
• swap_names() : RTLIL::Module
• swapPermutations : SubCircuit::SolverWorker
• swapPorts : SubCircuit::SolverWorker
• switches : RTLIL::CaseRule
• syncs : RTLIL::Process
• synth() : MaccmapWorker
• SynthPass() : SynthPass
• SynthXilinxPass() : SynthXilinxPass
• sz : Minisat::RegionAllocator< T > , Minisat::vec< T, _Size >