Here is a list of all struct and union fields with links to the structures/unions they belong to:

- m -

• macc : AlumaccWorker::maccnode_t
• Macc() : Macc
• macc_counter : AlumaccWorker
• macc_may_overflow() : AlumaccWorker
• macc_to_alu() : AlumaccWorker
• MaccmapPass() : MaccmapPass
• MaccmapWorker() : MaccmapWorker
• mag : BigInteger
• make_cell_activation_logic() : ShareWorker
• make_patterns_logic() : Dff2dffeWorker
• make_supercell() : ShareWorker
• manyhot() : ezSAT
• map : Minisat::CMap< T > , Minisat::IntMap< K, V, MkIndex >
• Map() : Minisat::Map< K, D, H, E >
• map_bit() : SigMap
• map_to : SigMap::shared_bit_data_t
• mappings : SubCircuit::Solver::Result
• mark : Minisat::Clause
• markAllExtern() : SubCircuit::Graph
• markExtern() : SubCircuit::Graph
• mask_en_grouped() : MemoryShareWorker
• mask_en_naive() : MemoryShareWorker
• match() : BitPatternPool , RTLIL::SigSpec
• matchesPerGraph : SubCircuit::Solver::MineResult
• matchNodePorts() : SubCircuit::SolverWorker
• matchNodes() : SubCircuit::SolverWorker
• max() : Minisat::vec< T, _Size >
• max_learnts : Minisat::Solver
• max_literals : Minisat::Solver
• max_simp_var : Minisat::SimpSolver
• max_timestep : SatHelper
• maximize_undefs() : SatHelper
• maxPermutationsLimit : SubCircuit::SolverWorker
• mem2reg : AST::AstModule
• mem2reg_as_needed_pass1() : AST::AstNode
• mem2reg_as_needed_pass2() : AST::AstNode
• mem2reg_check() : AST::AstNode
• MEM2REG_FL_ALL : AST::AstNode
• MEM2REG_FL_ASYNC : AST::AstNode
• MEM2REG_FL_CMPLX_LHS : AST::AstNode
• MEM2REG_FL_EQ1 : AST::AstNode
• MEM2REG_FL_EQ2 : AST::AstNode
• MEM2REG_FL_FORCED : AST::AstNode
• MEM2REG_FL_INIT : AST::AstNode
• MEM2REG_FL_SET_ASYNC : AST::AstNode
• MEM2REG_FL_SET_ELSE : AST::AstNode
• MEM2REG_FL_SET_INIT : AST::AstNode
• mem2reg_flags : AST::AstNode
• mem_next : BtorDumper
• meminfo() : AST::AstNode
• memories : RTLIL::Module
• memory : Minisat::RegionAllocator< T >
• Memory() : RTLIL::Memory
• MemoryCollectPass() : MemoryCollectPass
• MemoryDffPass() : MemoryDffPass
• MemoryMapPass() : MemoryMapPass
• MemoryMapWorker() : MemoryMapWorker
• MemoryPass() : MemoryPass
• MemorySharePass() : MemorySharePass
• MemoryShareWorker() : MemoryShareWorker
• MemoryUnpackPass() : MemoryUnpackPass
• merge() : Minisat::SimpSolver
• merge_bit() : SigMap
• merge_cell_into_fsm() : FsmExpand
• merge_en_data() : MemoryShareWorker
• merge_macc() : AlumaccWorker
• merged_set : FsmExpand
• merges : Minisat::SimpSolver
• mi : ShareWorker , WreduceWorker
• min_learnts_lim : Minisat::Solver
• mine() : SubCircuit::Solver , SubCircuit::SolverWorker
• minisatSolver : ezMiniSAT
• minisatVars : ezMiniSAT
• minWidth : SubCircuit::Graph::Port
• mirror_x() : blockgeom_t
• mirror_y() : blockgeom_t
• mirror_z() : blockgeom_t
• MiterPass() : MiterPass
• mkconst_bits() : AST::AstNode
• mkconst_int() : AST::AstNode
• mkconst_str() : AST::AstNode
• mkLit : Minisat::Lit
• mkVarData() : Minisat::Solver
• Mod() : RTLIL::Module
• mod1 : BruteForceEquivChecker
• mod1_inputs : BruteForceEquivChecker
• mod1_outputs : BruteForceEquivChecker
• mod2 : BruteForceEquivChecker
• mod2_inputs : BruteForceEquivChecker
• mod2_outputs : BruteForceEquivChecker
• mode_keep_cnf() : ezSAT
• mode_non_incremental() : ezSAT
• model : Minisat::Solver
• model_undef : SatGen
• modelExpressions : SatHelper
• modelInfo : SatHelper
• modelValue() : Minisat::Solver
• modelValues : SatHelper
• ModIndex() : ModIndex
• module : AlumaccWorker , BlifDumper , BtorDumper , ConstEval , Dff2dffeWorker , FreduceWorker , FsmExpand , FsmOpt , MaccmapWorker , MemoryMapWorker , MemoryShareWorker , ModIndex , ModWalker , OptMuxtreeWorker , OptReduceWorker , OptShareWorker , RTLIL::Cell , RTLIL::Design
• Module() : RTLIL::Module
• module : RTLIL::Wire , SatHelper , SccWorker , ShareWorker , ShowWorker , SpliceWorker , SubmodWorker , WreduceWorker
• module_has_scc() : ShareWorker
• module_names : VlogHammerReporter
• module_queue : TechmapWorker
• modules() : RTLIL::Design , VlogHammerReporter
• modules_ : RTLIL::Design
• modwalker : MemoryShareWorker
• ModWalker() : ModWalker
• modwalker : ShareWorker
• monitors : RTLIL::Design , RTLIL::Module
• moveTo() : Minisat::ClauseAllocator , Minisat::CMap< T > , Minisat::IntMap< K, V, MkIndex > , Minisat::Map< K, D, H, E > , Minisat::RegionAllocator< T > , Minisat::vec< T, _Size >
• Mul() : RTLIL::Module
• multiply() : BigInteger , BigUnsigned
• multirange_dimensions : AST::AstNode
• Mux() : RTLIL::Module
• mux2info : OptMuxtreeWorker
• mux_drivers : OptMuxtreeWorker::bitinfo_t
• mux_users : OptMuxtreeWorker::bitinfo_t
• MuxGate() : RTLIL::Module
• MyPass() : MyPass