Here is a list of all struct and union fields with links to the structures/unions they belong to:

- c -

• c : AlumaccWorker::alunode_t
• c_str() : RTLIL::IdString
• ca : Minisat::ClauseIterator , Minisat::SimpSolver::ClauseDeleted , Minisat::Solver , Minisat::Solver::WatcherDeleted , reduceDB_lt
• cache : CountBitUsage
• cached_cf : AlumaccWorker::alunode_t
• cached_eq : AlumaccWorker::alunode_t
• cached_gt : AlumaccWorker::alunode_t
• cached_lt : AlumaccWorker::alunode_t
• cached_ne : AlumaccWorker::alunode_t
• cached_of : AlumaccWorker::alunode_t
• cached_sf : AlumaccWorker::alunode_t
• calcAbstraction() : Minisat::Clause
• call() : Pass
• call_counter : Pass
• call_on_module() : Pass
• call_on_selection() : Pass
• cancelUntil() : Minisat::Solver
• cap : Minisat::Map< K, D, H, E > , Minisat::RegionAllocator< T > , Minisat::vec< T, _Size > , NumberlikeArray< Blk >
• capacity() : Minisat::RegionAllocator< T > , Minisat::vec< T, _Size >
• cases : RTLIL::SwitchRule
• category : Minisat::Option
• ccmin_mode : Minisat::Solver
• CdPass() : CdPass
• cell : AlumaccWorker::maccnode_t , bit_ref_t , dff_map_bit_info_t , FsmOpt , ModIndex::PortInfo , ModWalker::PortBit , OptMuxtreeWorker::muxinfo_t
• Cell() : RTLIL::Cell
• cell() : RTLIL::Module
• cell2scc : SccWorker
• cell_attr : SubCircuitSolver
• cell_evaluable() : CellTypes
• cell_hash_cache : OptShareWorker
• cell_input() : CellTypes
• cell_inputs : ModWalker
• cell_int_t : Dff2dffeWorker
• cell_known() : CellTypes
• cell_name : cell_mapping , WireInfo
• cell_output() : CellTypes
• cell_outputs : ModWalker
• cell_type_translation : BtorDumper
• cell_types : CellTypes
• cellDepth : SccWorker
• cellLabels : SccWorker
• cells : AlumaccWorker::alunode_t , dff_map_info_t , RTLIL::Module , SubmodWorker::SubModule
• cells_ : RTLIL::Module
• cells_to_remove : ShareWorker
• cellsOnStack : SccWorker
• cellStack : SccWorker
• cellToNextCell : SccWorker
• cellToNextSig : SccWorker
• cellToPrevSig : SccWorker
• CellTypes() : CellTypes
• center_x : blockgeom_t
• center_y : blockgeom_t
• center_z : blockgeom_t
• check() : RTLIL::Cell , RTLIL::Design , RTLIL::Module , RTLIL::SigSpec , SigPool
• check_all() : SigPool
• check_any() : SigPool
• check_undef_enabled() : SatHelper
• checkCap() : Minisat::Map< K, D, H, E >
• checkEnumerationMatrix() : SubCircuit::SolverWorker
• checkGarbage() : Minisat::Solver
• checkPortmapCandidate() : SubCircuit::SolverWorker
• children : AST::AstNode , Yosys::LibertyAst
• chunk : WireInfo
• chunks() : RTLIL::SigSpec
• chunks_ : RTLIL::SigSpec
• cla_inc : Minisat::Solver
• claBumpActivity() : Minisat::Solver
• claDecayActivity() : Minisat::Solver
• Clause() : Minisat::Clause
• clause_decay : Minisat::Solver
• clause_lim : Minisat::SimpSolver
• ClauseAllocator : Minisat::Clause , Minisat::ClauseAllocator
• ClauseDeleted() : Minisat::SimpSolver::ClauseDeleted
• ClauseIterator() : Minisat::ClauseIterator
• clauses : Minisat::Solver
• clauses_literals : Minisat::Solver
• clausesBegin() : Minisat::Solver
• clausesEnd() : Minisat::Solver
• clauseWord32Size() : Minisat::ClauseAllocator
• clean() : Minisat::OccLists< K, Vec, Deleted, MkIndex >
• cleanAll() : Minisat::OccLists< K, Vec, Deleted, MkIndex >
• CleanPass() : CleanPass
• clear() : CellTypes , ConstEval , ezMiniSAT , ezSAT , Minisat::CMap< T > , Minisat::Heap< K, Comp, MkIndex > , Minisat::IntMap< K, V, MkIndex > , Minisat::IntSet< K, MkIndex > , Minisat::Map< K, D, H, E > , Minisat::OccLists< K, Vec, Deleted, MkIndex > , Minisat::Queue< T > , Minisat::vec< T, _Size > , RTLIL::IdString , SigMap , SigPool , SigSet< T, Compare >
• clearConfig() : SubCircuit::Solver , SubCircuit::SolverWorker
• clearInterrupt() : Minisat::Solver
• clearOverlapHistory() : SubCircuit::Solver , SubCircuit::SolverWorker
• clk_polarity : dff_map_bit_info_t , dff_map_info_t
• clone() : AST::AstModule , AST::AstNode , RTLIL::CaseRule , RTLIL::Module , RTLIL::Process , RTLIL::SwitchRule , RTLIL::SyncRule
• cloneInto() : AST::AstNode , RTLIL::Module
• cmd_error() : Pass
• cmd_log_args() : Pass
• cmp : AlumaccWorker::alunode_t
• cmp_macc_ports() : ShareWorker
• CmpRes : BigInteger , BigUnsigned
• cnf() : ezSAT
• cnfClauses : ezSAT
• cnfClausesBackup : ezSAT
• cnfClausesCount : ezSAT
• cnfConsumed : ezSAT
• cnfExpressionVariables : ezSAT
• cnfFrozenVars : ezMiniSAT
• cnfLiteralInfo() : ezSAT
• cnfLiteralVariables : ezSAT
• cnfVariableCount : ezSAT
• collect_lvalues() : AST_INTERNAL::ProcessGenerator
• collect_proc_signals() : ShowWorker
• color : ShowWorker::net_conn
• color_selections : ShowWorker
• compare : RTLIL::CaseRule , SubCircuit::SolverWorker::DiCache , SubCircuit::SolverWorker::DiEdge
• compare_cell_parameters_and_connections() : OptShareWorker
• compare_cells() : OptShareWorker
• compareAttributes() : SubCircuitSolver
• compareCache : SubCircuit::SolverWorker::DiCache
• CompareCells() : OptShareWorker::CompareCells
• compareTo() : BigInteger , BigUnsigned
• compareWithFromAndToPermutations() : SubCircuit::SolverWorker::DiEdge
• compareWithToPermutations() : SubCircuit::SolverWorker::DiEdge
• compatibleConstants : SubCircuit::SolverWorker
• compatibleTypes : SubCircuit::SolverWorker
• conditions_logic_cache : MemoryShareWorker
• conditions_to_logic() : MemoryShareWorker
• cone_ct : MemoryShareWorker , ShareWorker
• cone_size : PerformReduction
• config : BlifDumper , BtorDumper , ShareWorker , WreduceWorker
• conflict : Minisat::Solver
• conflict_budget : Minisat::Solver
• conflicts : Minisat::Solver
• conn_mode : BlifDumperConfig , BtorDumperConfig
• connect() : RTLIL::Module
• connections() : RTLIL::Cell , RTLIL::Module
• connections_ : RTLIL::Cell , RTLIL::Module
• ConnectPass() : ConnectPass
• ConnwrappersPass() : ConnwrappersPass
• consolidate_wr_by_addr() : MemoryShareWorker
• consolidate_wr_using_sat() : MemoryShareWorker
• Const() : RTLIL::Const
• const_activated : OptMuxtreeWorker::portinfo_t
• CONST_FALSE : ezSAT
• CONST_TRUE : ezSAT
• ConstEval() : ConstEval
• constmap_tpl_name() : TechmapWorker
• constValue : SubCircuit::Graph::Edge
• consumeCnf() : ezSAT
• contains() : AST::AstNode
• convertBigUnsignedToPrimitiveAccess : BigUnsigned
• convertToPrimitive() : BigUnsigned
• convertToSignedPrimitive() : BigInteger , BigUnsigned
• convertToUnsignedPrimitive() : BigInteger
• copy() : SigMap
• copy_from_cell() : FsmData
• copy_to_cell() : FsmData
• CopyPass() : CopyPass
• copyTo() : Minisat::IntMap< K, V, MkIndex > , Minisat::vec< T, _Size >
• cost() : Minisat::SimpSolver::ElimLt
• count_bit_users() : AlumaccWorker
• count_id() : RTLIL::Module
• count_nontrivial_wire_attrs() : WreduceWorker
• CountBitUsage() : CountBitUsage
• counter : BruteForceEquivChecker
• CoverPass() : CoverPass
• create_current_set() : FsmExpand
• createConnection() : SubCircuit::Graph
• createConstant() : SubCircuit::Graph
• createNode() : SubCircuit::Graph
• createPort() : SubCircuit::Graph
• cref : Minisat::Solver::Watcher
• crefs : Minisat::ClauseIterator
• cstr() : BlifDumper , BtorDumper
• cstr_buf : BlifDumper , BtorDumper
• ct : BlifDumper , BtorDumper , Dff2dffeWorker , FsmExpand , ModWalker , OptShareWorker , SatHelper , SccWorker , ShowWorker , SpliceWorker , SubmodWorker
• ctrl_in : FsmData::transition_t
• ctrl_out : FsmData::transition_t
• ctrl_sigs : OptMuxtreeWorker::portinfo_t
• curr_cell : BtorDumper
• current_case : AST_INTERNAL::ProcessGenerator
• current_script_file : Frontend
• current_set : FsmExpand
• current_state : stackmap< Key, T, Compare >
• currentColor : ShowWorker