- c -

• c_str() : RTLIL::IdString
• calcAbstraction() : Minisat::Clause
• call() : Pass
• call_on_module() : Pass
• call_on_selection() : Pass
• cancelUntil() : Minisat::Solver
• capacity() : Minisat::RegionAllocator< T > , Minisat::vec< T, _Size >
• CdPass() : CdPass
• Cell() : RTLIL::Cell
• cell() : RTLIL::Module
• cell_evaluable() : CellTypes
• cell_input() : CellTypes
• cell_known() : CellTypes
• cell_output() : CellTypes
• cells() : RTLIL::Module
• CellTypes() : CellTypes
• check() : RTLIL::Cell , RTLIL::Design , RTLIL::Module , RTLIL::SigSpec , SigPool
• check_all() : SigPool
• check_any() : SigPool
• check_undef_enabled() : SatHelper
• checkCap() : Minisat::Map< K, D, H, E >
• checkEnumerationMatrix() : SubCircuit::SolverWorker
• checkGarbage() : Minisat::Solver
• checkPortmapCandidate() : SubCircuit::SolverWorker
• chunks() : RTLIL::SigSpec
• claBumpActivity() : Minisat::Solver
• claDecayActivity() : Minisat::Solver
• Clause() : Minisat::Clause
• ClauseAllocator() : Minisat::ClauseAllocator
• ClauseDeleted() : Minisat::SimpSolver::ClauseDeleted
• ClauseIterator() : Minisat::ClauseIterator
• clausesBegin() : Minisat::Solver
• clausesEnd() : Minisat::Solver
• clauseWord32Size() : Minisat::ClauseAllocator
• clean() : Minisat::OccLists< K, Vec, Deleted, MkIndex >
• cleanAll() : Minisat::OccLists< K, Vec, Deleted, MkIndex >
• CleanPass() : CleanPass
• clear() : CellTypes , ConstEval , ezMiniSAT , ezSAT , Minisat::CMap< T > , Minisat::Heap< K, Comp, MkIndex > , Minisat::IntMap< K, V, MkIndex > , Minisat::IntSet< K, MkIndex > , Minisat::Map< K, D, H, E > , Minisat::OccLists< K, Vec, Deleted, MkIndex > , Minisat::Queue< T > , Minisat::vec< T, _Size > , RTLIL::IdString , SigMap , SigPool , SigSet< T, Compare >
• clearConfig() : SubCircuit::Solver , SubCircuit::SolverWorker
• clearInterrupt() : Minisat::Solver
• clearOverlapHistory() : SubCircuit::Solver , SubCircuit::SolverWorker
• clone() : AST::AstModule , AST::AstNode , RTLIL::CaseRule , RTLIL::Module , RTLIL::Process , RTLIL::SwitchRule , RTLIL::SyncRule
• cloneInto() : AST::AstNode , RTLIL::Module
• cmd_error() : Pass
• cmd_log_args() : Pass
• cmp_macc_ports() : ShareWorker
• cnf() : ezSAT
• cnfLiteralInfo() : ezSAT
• collect_lvalues() : AST_INTERNAL::ProcessGenerator
• collect_proc_signals() : ShowWorker
• compare() : SubCircuit::SolverWorker::DiCache , SubCircuit::SolverWorker::DiEdge
• compare_cell_parameters_and_connections() : OptShareWorker
• compare_cells() : OptShareWorker
• compareAttributes() : SubCircuitSolver
• CompareCells() : OptShareWorker::CompareCells
• compareTo() : BigInteger , BigUnsigned
• compareWithFromAndToPermutations() : SubCircuit::SolverWorker::DiEdge
• compareWithToPermutations() : SubCircuit::SolverWorker::DiEdge
• conditions_to_logic() : MemoryShareWorker
• connect() : RTLIL::Module
• connections() : RTLIL::Cell , RTLIL::Module
• ConnectPass() : ConnectPass
• ConnwrappersPass() : ConnwrappersPass
• consolidate_wr_by_addr() : MemoryShareWorker
• consolidate_wr_using_sat() : MemoryShareWorker
• Const() : RTLIL::Const
• ConstEval() : ConstEval
• constmap_tpl_name() : TechmapWorker
• consumeCnf() : ezSAT
• contains() : AST::AstNode
• convertToPrimitive() : BigUnsigned
• convertToSignedPrimitive() : BigInteger , BigUnsigned
• convertToUnsignedPrimitive() : BigInteger
• copy() : SigMap
• copy_from_cell() : FsmData
• copy_to_cell() : FsmData
• CopyPass() : CopyPass
• copyTo() : Minisat::IntMap< K, V, MkIndex > , Minisat::vec< T, _Size >
• cost() : Minisat::SimpSolver::ElimLt
• count_bit_users() : AlumaccWorker
• count_id() : RTLIL::Module
• count_nontrivial_wire_attrs() : WreduceWorker
• CountBitUsage() : CountBitUsage
• CoverPass() : CoverPass
• create_current_set() : FsmExpand
• createConnection() : SubCircuit::Graph
• createConstant() : SubCircuit::Graph
• createNode() : SubCircuit::Graph
• createPort() : SubCircuit::Graph
• cstr() : BlifDumper , BtorDumper