- n -

• N : NumberlikeArray< Blk >
• n_occ : Minisat::SimpSolver::ElimLt , Minisat::SimpSolver
• n_touched : Minisat::SimpSolver
• name : ezSAT::_V , Minisat::Option , RTLIL::Cell , RTLIL::Memory , RTLIL::Module , RTLIL::Process , RTLIL::Wire , setunset_t , SubmodWorker::SubModule
• needleGraphId : SubCircuit::Solver::Result
• needleNodeId : SubCircuit::Solver::ResultNodeMapping
• needleUserData : SubCircuit::Solver::ResultNodeMapping
• net_conn_map : ShowWorker
• new_temp_count : AST_INTERNAL::ProcessGenerator
• new_wire : SubmodWorker::wire_flags_t
• next_args : Frontend
• next_bit_mode : SetundefWorker
• next_bit_state : SetundefWorker
• next_queued_pass : Pass
• next_var : Minisat::Solver
• no_candidate_set : FsmExpand
• no_outputs : SpliceWorker
• no_ports : SpliceWorker
• nodeId : SubCircuit::Graph::Node , SubCircuit::Solver::MineResultNode
• nodeIdx : SubCircuit::Graph::BitRef
• nodeMap : SubCircuit::Graph
• nodes : SubCircuit::Graph , SubCircuit::Solver::MineResult , SubCircuit::SolverWorker::NodeSet
• nolatches : AST::AstModule
• nomem2reg : AST::AstModule
• non_incremental_solve_used_up : ezSAT
• noopt : AST::AstModule
• notitle : ShowWorker
• num : OptMuxtreeWorker::bitinfo_t
• num_cells_by_type : statdata_t
• num_clauses : Minisat::Solver
• num_inputs : FsmData
• num_learnts : Minisat::Solver
• num_outputs : FsmData