- p -

• page_counter : ShowWorker
• param_mode : BlifDumperConfig
• parameters : RTLIL::Cell
• parent_pass : Pass::pre_post_exec_state_t
• pass_name : Pass
• patterns : VlogHammerReporter
• phase_saving : Minisat::Solver
• pi_bits : PerformReduction
• polarity : Minisat::Solver
• pool : BitPatternPool
• port : bit_ref_t , ModIndex::PortInfo , ModWalker::PortBit
• port_id : AST::AstNode , RTLIL::Wire
• port_input : RTLIL::Wire
• port_output : RTLIL::Wire
• portBits : SubCircuit::Graph::Edge
• portId : SubCircuit::Graph::Port
• portIdx : SubCircuit::Graph::BitRef
• portMap : SubCircuit::Graph::Node
• portMapping : SubCircuit::Solver::ResultNodeMapping
• portname : generate_port_decl_t
• ports : cell_mapping , Macc , ModIndex::SigBitInfo , OptMuxtreeWorker::muxinfo_t , RTLIL::Module , SpliceWorker , SubCircuit::Graph::Node
• portSizes : SubCircuit::SolverWorker::DiNode
• pos : Minisat::StreamBuffer
• prefix : SatGen
• proc : AST_INTERNAL::ProcessGenerator
• processes : RTLIL::Module
• progress_estimate : Minisat::Solver
• propagation_budget : Minisat::Solver
• propagations : Minisat::Solver
• prove : SatHelper
• prove_asserts : SatHelper
• prove_x : SatHelper