- a -

• albuf : VERILOG_FRONTEND
• args : txt2tikztiming
• ast_stack : VERILOG_FRONTEND
• astbuf1 : VERILOG_FRONTEND
• astbuf2 : VERILOG_FRONTEND
• astbuf3 : VERILOG_FRONTEND
• attr_list : VERILOG_FRONTEND
• attrbuf : ILANG_FRONTEND

- c -

• case_stack : ILANG_FRONTEND
• case_type_stack : VERILOG_FRONTEND
• CRef_Undef : Minisat
• current_ast : AST_INTERNAL , VERILOG_FRONTEND
• current_ast_mod : AST_INTERNAL , VERILOG_FRONTEND
• current_block : AST_INTERNAL
• current_block_child : AST_INTERNAL
• current_cell : ILANG_FRONTEND
• current_design : ILANG_FRONTEND
• current_filename : AST
• current_function_or_task : VERILOG_FRONTEND
• current_function_or_task_port_id : VERILOG_FRONTEND
• current_memory : ILANG_FRONTEND
• current_module : AST_INTERNAL , ILANG_FRONTEND
• current_process : ILANG_FRONTEND
• current_scope : AST_INTERNAL
• current_top_block : AST_INTERNAL
• current_wire : ILANG_FRONTEND

- d -

• default_attr_list : VERILOG_FRONTEND
• default_nettype_wire : VERILOG_FRONTEND
• do_not_require_port_stubs : VERILOG_FRONTEND

- f -

• flag_autowire : AST_INTERNAL
• flag_dump_ast1 : AST_INTERNAL
• flag_dump_ast2 : AST_INTERNAL
• flag_dump_vlog : AST_INTERNAL
• flag_icells : AST_INTERNAL
• flag_lib : AST_INTERNAL
• flag_mem2reg : AST_INTERNAL
• flag_nolatches : AST_INTERNAL
• flag_nomem2reg : AST_INTERNAL
• flag_noopt : AST_INTERNAL
• fn_stack : VERILOG_FRONTEND

- g -

• genRTLIL_subst_ptr : AST_INTERNAL
• get_line_num : AST

- i -

• ignoreThisSignalsInInitial : AST_INTERNAL

- l -

• last_time : txt2tikztiming
• last_value : txt2tikztiming
• lexin : ILANG_FRONTEND , VERILOG_FRONTEND
• lit_Error : Minisat
• lit_Undef : Minisat
• ln_stack : VERILOG_FRONTEND

- n -

• n : generate
• next_state : generate
• next_states : generate
• nprimes : Minisat

- o -

• op : generate

- p -

• parser : txt2tikztiming
• port_counter : VERILOG_FRONTEND
• port_stubs : VERILOG_FRONTEND
• primes : Minisat

- r -

• rst2 : generate

- s -

• set_line_num : AST
• start_time : txt2tikztiming
• state_bits : generate
• states : generate
• stop_time : txt2tikztiming
• sv_mode : VERILOG_FRONTEND
• switch_stack : ILANG_FRONTEND

- t -

• test_verific : generate
• time : txt2tikztiming
• time_val : txt2tikztiming

- v -

• var_Undef : Minisat
• variables : generate

- y -

• yosys_version_str : Yosys